设为首页收藏本站优领域

优领域

 找回密码
 立即注册

QQ登录

只需一步,快速开始

搜索
优领域 优领域 电子领域 技术文库 射频 查看内容

射频采样接收机中ADC 的设计选型

2015-10-14 11:52| 发布者: dzly| 查看: 462| 评论: 0|原作者: 王水红

摘要: 射频采样接收机中的ADC 设计设计到多方面的选型,首先是ADC 器件的选择,然后需要针对ADC 设计选型的 参数具体进行考虑,其中有采样频率、信噪比、量化噪声、采样时钟的晃动、ADC的非线性误差、环境参数的考虑,这些参 数对于ADC 器件的选择都会产生影响。
  0 引言
  射频采样接收机设计的主要思路是对天线感应获得的信号提前进行模/数转换,然后将获得的高速数字信号进行转换,使其满足数字信号处理器处理数据的规范。接着通过一些系统的软件来完成实现各种功能,让数据具备更好的扩展性和更大的适用范围。我们说的软件无线电技术具备几个非常关键的技术,包含:宽带A/D变换技术;宽带射频模块技术;宽带天线技术;数据的高速处理模块技术等等。本文将着重将A/D 变换器技术,之所以选择A/D 变换器是因为其具备良好的性能,且其输出的数据的质量直接影响整个系统的性能指标,A/D 变换器技术是软件无线电技术的基础。
  1 ADC 设计选型的参数影响
  射频采样接收机的设计中采用ADC 器件是必不可少的。
  从它的整体约束来看,ADC 器件的选择需要满足一些方面的要求。首先,ADC 器件是信噪比损耗器件,经过ADC 处理的信号的信噪比会减低,这样来来我们就需要让ADC 输出的信噪比必须高于一个限定的值,只有这样才能保证我们能在预定的时间内完成捕获的任务,并且确保解调电路达到一定的误码率。我们在ADC 的输出信噪的时候,首先需要考虑的因素是其选型设计,接着才会让经过,ADC之后输出的数据作为后续数字信号处理的输入数据,其采样的速度和精度将会直接影响最终数据的输出,在这个过程中需要考虑数字信号处理采用的芯片的处理能力,当我们提升采样的速度和精度必然造成成本的大幅提升。所以在实际的选取中需要考虑经济因素,需要综合各方面完成选择已达到效益的最大化。
  下面主要从上述整体要求来讨论ADC 设计选型的有关参数。
  (1)采样频率。根据采样定理,ADC 电路的采样频率将由输入频率的最大值确定,通常为最大频率的两倍,采样频率越高,则信噪比越好。另外采用带通变频器会出现。折叠频率,其采样出来的频率是具备很多值的,要根据具体应用确定。一般不宜选择太高或太低,太高则对后续工作要求较高,太低又给滤波器的设计增加了难度。如果我们选择比较明智的采样频率,则意味着我们将能够将信号的频率有效降低。
  (2)信噪比。信噪比就是信号能量和噪声能量的比值,通常比值越大说明信号质量越好,我们在一定程度上无法单一的增加信号的能量,所以通常是采用降低噪声的信号来实现增加信噪比。ADC 的设计中存在来自各方面的噪声,其中有热噪声、量化噪声、ADC 的非线性误差,并且还会有采样时钟的晃动效应影响带来的噪声。这些噪声的来源无法确定,我们只有设计中设定一个信噪比区间,满足这个区间信噪比,相关器件才能被选取。
  (3)量化噪声。ADC 输入数据的时候会产生量化噪声现象。这是因为输入ADC 的模拟信号其幅度是随机的,具备无穷多个状态,不过数据经过ADC 之后输出的却是离散的离散的数字信号。我们获得了离散的数字信号就可以对其进行限拟合,并且我们拟合的好坏,或者说这种拟合之后的状态就直接代表着ADC 的精度。因此,我们在A/D 转换的过程中,模拟信号的输入端口和最终的数字的输出端就必须用同一个数字来表示,但是这样操作会产生量化噪声,这是因为通过上述行为造成模拟信号丢失掉一部分,信号造成失真。
  (4)采样时钟的晃动。采样时候由于存在开关的开合,所以必然会在电路中产生阻抗。同时,对于任何一个ADC 都会有充电和放点的过程,这个过程会造成时间的延迟,我们认为开关从合的状态到开的状态过度的时候其实是一个电阻从低值变成高值(开关断开认为电阻为无限大)的过程,根据电磁感应定理,这个过程会在电容器上产生一个放点的过程从而对电压产生误差。在射频工作环境中,应选用最高输入频率大于射频工作频率的ADC,这样就可以在一定程度上保证ADC 的输出信号的信噪比,满足我们的要求。
  2 射频采样接收机中ADC 的选型
  通过以上所述,射频采样接收机中ADC 的设计选型主要取决于该ADC 的量化孔径抖动、比特数和采样频率这三个主要因素。此外,由于超外差式接收机技术相对成熟,所以我们在下面将对两种典型的射频采样接收机中ADC 的选择进行分析。
  (1)射频低通采样数字化结构。射频低通采样数字化结构非常简洁,我们从理论出发,认为采用采用射频低通采样结构具有更好的可扩展性和更强的适应性,是最为理想的数字接收机结构。我们一般认为射频采样接收机低通采样的采样速率是射频信号最高频率的2 倍以上,有的时候ADC 的量化比
  特数要大于10bit,这样高的比特数会对一些系统提出高的要求。而在这些参数的选取都会是牵一发而动全身,如果我们要求高的转化效率,就会让功耗过大,而限定的功耗过小则转化效率就达不到要求,所以最终的设计还需要面对现实的需求进行权衡,最终的目标是让整个系统达到最佳的性能。
  (2)射频带通采样数字化结构。射频带通采样数字化结构是根据我们所需要的信号处理带宽进行带通采样,这就大大降低了对A/D 转换器性能的要求,并且在之后的数字信号处理的速度也将会随之降低。如果频带通采样数字化结构它不使用混频器,这样以来就会可以极大地简化射频前端与A/D转换器之间的电路设计,借此我们也可以避免因采用模拟混频器带来的直流偏置及因混频器和ADC 的非理想性所带来的正交双通道不一致性。一般的带通都为窄带通,我们设置的灵敏度一般也只有-130dBw,动态范围指标大约为60dB,达到的噪声系数一般比2 要小,那么我们选取的ADC只要是10
  位。
  参考文献:
  [1] 杨娟, 颜彪, 姜绪永. 宽带数字接收机中ADC 的设计与应用[J].信息技术,2004(10):26-28
  [2] 毕爽君,吕幼新.可重构RF 采样接收机中时钟抖动的影响
  [J].电子信息对抗技术,2014(2):70-74
  [3] 高源,张磊,龙腾.多频GNSS 射频采样接收机设计与实现
  [J].信号处理,2013(11):1547-1554
    

网站统计|优领域|优领域 ( 粤ICP备12011853号-1 )  

GMT+8, 2019-1-20 15:27 , Processed in 0.083488 second(s), 12 queries .

Copyright © 2008-2014 优领域

回顶部